02-01-Part-1-反向静态特性

1. 设计思路

pin 二极管的结构如图 1-1 a）所示。

图 1-1：pin 二极管 a）基本结构；b）NPT 结构；c）PT 结构

通过半导体物理相关的知识我们已经知道，pn 结要想承受高电压，必须有一侧是低掺杂。通常我们选择 n 区作为低掺杂，原因有两点：

1. 工艺上实现均匀的 n 型掺杂更容易
2. 空穴的碰撞电离率比电子小，因此相对于 n⁺p^- 结构，p⁺n^- 结构的芯片厚度更小

关于第二点在后面还会做详细的说明。再看图 1-1 a），在 n^- 区后面还有一个高掺杂的 n⁺ 区，这是为了引出欧姆接触的电极端子。根据 a）图我们可以画出 pin 二极管的载流子浓度曲线示意图及电场分布。临界场强位于 p⁺n^- 处，根据一维近似，场强在基区（Base Region）从左向右线性下降。而根据基区的宽度 的不同，我们可以把 pin 二极管分为两种结构：

1. NPT 结构（Non-Puntch Through）： 足够长，场强无法穿过基区，呈现三角形分布
2. PT 结构（Puntch Through）： 不足以支撑电场的扩展，场强穿过基区，呈现梯形分布

NPT 和 PT 结构分别对应图 1-1 的 b）和 c）。

在设计 pin 二极管时，通常有两种思路：

1. 根据给定的击穿电压求解基区宽度
2. 根据给定的基区宽度求解击穿电压

也就是说，我们要找到 和 之间的关系。

2. NPT 型

根据半导体物理的知识，对于三角形电场有：

其中 和 都是和温度相关的系数。对于硅来说，常温下 ，代入后可得：

3. PT 型

现在关注梯形电场分布。如图 1-1 c）所示，根据泊松方程有：

在电场扩展到 n⁺ 区时对应的场强为 ，则：

根据雪崩击穿的原理，临界时刻的倍增因子趋近无穷大，碰撞电离系数为1，再联立方程（1-3）和（1-4）有：

根据方程（1-5）即可求出击穿电压：

现在考虑一种 PT 结构的特殊情况，即电场是矩形分布的，此时方程（1-5）改写为

在现实中，考虑到误差以及工艺上的终端（Edge Terminal）技术，会给基区再额外留出一些空间，通常取

4. 终端技术

在半导体物理中已经提到过表面态的概念。一个 pn 结不可能无限长，在制作时总会存在一个边界。由于边界处的接触面积小，承受的场强大，因此在边界处的 pn 结所形成的等效二极管所具有的阻断性能一定是弱于体内（Bulk）的。比如假设体内的阻断电压是 1000 V，那么在终端处，当电压达到 800 V 时，二极管就会被击穿。在实际的测量中我们也会发现，由于高场强造成的器件失效，通常都表现为在芯片边缘的一个小洞。图 1-2 展示终端效应对 pin 二极管的影响。

图 1-2：pin 二极管的体内和终端二极管及其反向特性

为了避免终端的劣势，我们应该对二极管的结构进行优化。从原理上来说有两种思路：

1. 斜面（Bevel）技术
2. 场限环（Field Limiting Ring，简称 FLR）

两种改善终端的原理图如 1-3 所示。对于斜面技术又可以分为正斜面和反斜面。由于制作工艺的限制，我们不可能把斜角 做的很小。因此对于负斜角来说，我们应该选择深扩散低浓度梯度的半导体，从而使 尽可能的大。
把终端切成斜面，从而使边缘的场强小于体内

图 1-3：改善终端场强的方式 a）正斜面；b）负斜面；c）场限环

对于 FLR 技术需要注意的是， FLR 和阳极端子是不接触的。还是以设计 1000 V ，终端 800 V 为例。在电压达到 800 V 之前，由于 FLR 的存在会承担剩余的电压，增大了终端的接触面积，从而减小了边缘的场强。因此可以把 FLR 类比成“分压”。